(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-203316 (P2001-203316A)

(43)公開日 平成13年7月27日(2001.7.27)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H 0 1 L 25/065 25/07

25/07 25/18 H01L 25/08

В

審査請求 未請求 請求項の数29 OL (全 12 頁)

(21)出願番号

特願2000-12670(P2000-12670)

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(22)出願日 平成12年1月21日(2000.1.21)

(72)発明者 和田 健嗣

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(72)発明者 松島 文明

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100090479

弁理士 井上 一 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法、回路基板並びに電子機器

(57)【要約】

【課題】 電気的な接続を高い信頼性を以て、容易に図ることができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。

【解決手段】 半導体装置の製造方法は、電極14を有する半導体チップ10に貫通穴50を形成し、貫通穴50の内側を含む領域に導電層70を形成する工程を含む。貫通穴50は、中間部が開口端部よりも大きく形成され、導電層70を無電解メッキで形成する。



【特許請求の範囲】

方法。

【請求項1】 電極を有する半導体素子に貫通穴を形成する第1工程と、

前記貫通穴の内側を含む領域に導電層を形成する第2工 程と、

を含む半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法において、

前記電極に、前記貫通穴と連通する穴を形成し、

前記導電層を、前記電極の少なくとも一部に積層して形 10 成する半導体装置の製造方法。

【請求項3】 請求項1又は請求項2記載の半導体装置の製造方法において、

前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成する半導体装置の製造方法。

【請求項4】 請求項3記載の半導体装置の製造方法において、

前記中間部を、全ての部分でほぼ同じ径で形成し、 前記貫通穴を、前記開口端部と前記中間部を接続するテ 20 ーパ部をさらに有する形状で形成する半導体装置の製造

【請求項5】 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、

前記第1工程で、前記貫通穴よりも径の小さい小孔を予め形成し、前記小孔を拡大させて前記貫通穴を形成する 半導体装置の製造方法。

【請求項6】 請求項5記載の半導体装置の製造方法において、

前記第1工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決めして前記小孔を形成する半導体装置の製造方法。

【請求項7】 請求項5又は請求項6記載の半導体装置の製造方法において、

前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させる半導体装置の製造方法。

【請求項8】 請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、

電気的な接続部を形成する工程を含む半導体装置の製造 方法。

【請求項9】 請求項8記載の半導体装置の製造方法に おいて、

前記接続部を、第2工程で前記導電層の一部として形成する半導体装置の製造方法。

【請求項10】 請求項1から請求項9のいずれかに記載の半導体装置の製造方法において、

前記第1工程後であって、前記第2工程前に、前記貫通 穴の内壁面に絶縁膜を形成する工程をさらに含み、

前記第2工程で、前記絶縁膜上に前記導電層を形成する 50

半導体装置の製造方法。

【請求項11】 請求項10記載の半導体装置の製造方法において、

前記絶縁膜を、化学気相堆積によって形成する半導体装置の製造方法。

【請求項12】 請求項1から請求項11のいずれかに 記載の半導体装置の製造方法において、

前記導電層を、無電解メッキによって形成する半導体装 置の製造方法。

【請求項13】 請求項12記載の半導体装置の製造方法において、

少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解 メッキを行い、前記導電材料で前記導電層を形成する半 導体装置の製造方法。

【請求項14】 請求項1から請求項13のいずれかに 記載の半導体装置の製造方法において、

前記半導体素子は、半導体チップである半導体装置の製造方法。

0 【請求項15】 請求項1から請求項13のいずれかに 記載の半導体装置の製造方法において、

前記半導体素子は、半導体ウエーハの一部である半導体 装置の製造方法。

【請求項16】 請求項1から請求項15のいずれかに 記載の方法によって製造された半導体装置を積層し、上 下の半導体装置の前記導電層を電気的に接続する工程を 含む半導体装置の製造方法。

【請求項17】 請求項15を引用する請求項16記載 の半導体装置の製造方法において、

前記半導体ウエーハを個片に切断する工程を含む半導体装置の製造方法。

【請求項18】 請求項1から請求項17のいずれかに 記載の方法により製造された半導体装置。

【請求項19】 電極を有し、貫通穴が形成された半導体素子と、前記貫通穴の内側を含む領域に形成された導電層と、

を含む半導体装置。

【請求項20】 請求項19記載の半導体装置におい て

前記電極には、前記貫通穴と連通する穴が形成され、前 記導電層は、前記電極の少なくとも一部に積層させて形 成されてなる半導体装置。

【請求項21】 請求項19又は請求項20記載の半導体装置において、

前記貫通穴は、開口端部と、前記開口端部よりも径の大 きい中間部と、を有する形状で形成されてなる半導体装 置

【請求項22】 請求項21記載の半導体装置において、

前記中間部は、全ての部分でほぼ同じ径で形成されてな

10

20

り、

前記貫通穴は、前記開口端部と前記中間部を接続するテーパ部をさらに有する形状で形成されてなる半導体装置。

【請求項23】 請求項19から請求項22のいずれか に記載の半導体装置において、

前記導電層の一部によって前記接続部が設けられてなる半導体装置。

【請求項24】 請求項19から請求項23のいずれかに記載の半導体装置において、

前記貫通穴の内壁面に形成された絶縁膜をさらに有し、 前記絶縁膜上に前記導電層が形成されてなる半導体装 置。

【請求項25】 請求項19から請求項24のいずれか に記載の半導体装置において、

前記半導体素子は、半導体チップである半導体装置。

【請求項26】 請求項19から請求項24のいずれか に記載の半導体装置において、

前記半導体素子は、半導体ウエーハの一部である半導体装置。

【請求項27】 請求項19から請求項26のいずれか に記載の半導体装置が積層され、上下の半導体装置の前 記導電層が電気的に接続されてなる半導体装置。

【請求項28】 請求項19から請求項27のいずれか に記載の半導体装置が実装された回路基板。

【請求項29】 請求項19から請求項27のいずれか に記載の半導体装置を有する電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ 30 の製造方法、回路基板並びに電子機器に関する。

[0002]

【発明の背景】近年、複数の半導体チップを積み重ねた 半導体装置が開発されている。その多くは、半導体チップの電極にワイヤ又はリードをボンディングして電気的 な接続を図ったものであったが、ワイヤ等を設けたため に小型化に限界があった。また、半導体チップに貫通穴 を形成し、貫通穴に溶融したハンダを充填して電気的な 接続を図ることも開発されている。しかし、細い貫通穴 にハンダを充填するとボイドが発生してしまい、電気的 接続の信頼性を確保しにくい。

【0003】本発明は、この問題点を解決するものであり、その目的は、電気的な接続を高い信頼性を以て、容易に図ることができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。

[0004]

【課題を解決するための手段】(1)本発明に係る半導体装置の製造方法は、電極を有する半導体素子に貫通穴を形成する第1工程と、前記貫通穴の内側を含む領域に 導電層を形成する第2工程と、を含む。 【0005】本発明によれば、貫通穴に導電層を形成することで、半導体素子の一方の面と他方の面との電気的接続を図るようになっている。したがって、導電層を形成するだけであって、貫通穴に溶融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電気的接続の高い信頼性を確保できる。

【0006】(2)この半導体装置の製造方法において、前記電極に、前記貫通穴と連通する穴を形成し、前記導電層を、前記電極の少なくとも一部に積層して形成してもよい。

【0007】これによれば、導電層を、電極と電気的に接続して形成することができる。

【0008】(3) この半導体装置の製造方法において、前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成してもよい。

【0009】これによれば、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

【0010】(4) この半導体装置の製造方法において、前記中間部を、全ての部分でほぼ同じ径で形成し、前記貫通穴を、前記開口端部と前記中間部を接続するテーパ部をさらに有する形状で形成してもよい。

【0011】これによれば、中間部の径が全ての部分で ほぼ等しいので、応力が均等にかかり、貫通穴を形成し たことによる半導体素子の強度の低下を抑えることがで きる。

【0012】(5)この半導体装置の製造方法において、前記第1工程で、前記貫通穴よりも径の小さい小孔を予め形成し、前記小孔を拡大させて前記貫通穴を形成してもよい。

【0013】これによれば、貫通穴を形成するよりも小さいエネルギーで小孔を形成することができ、小孔を形成しておくことで、貫通穴を形成するエネルギーが小さくて済む。

【0014】(6)この半導体装置の製造方法において、前記第1工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決めして前記小孔を形成してもよい。

【0015】これによれば、窪みによって貫通穴を形成 する位置を確認できるので、貫通穴を正確な位置に形成 することができる。

【0016】(7)この半導体装置の製造方法において、前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させてもよい。

【0017】これによれば、容易に貫通穴を形成することができる。また、レーザービームで形成された小孔の内壁面が荒れていても、ウエットエッチングによってこれを拡大させるので、滑らかな内壁面の貫通穴を形成することができる。

50 【0018】(8)この半導体装置の製造方法におい

て、電気的な接続部を形成する工程を含んでもよい。 【0019】(9)この半導体装置の製造方法において、前記接続部を、第2工程で前記導電層の一部として 形成してもよい。

【0020】(10) この半導体装置の製造方法において、前記第1工程後であって、前記第2工程前に、前記 貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、 前記第2工程で、前記絶縁膜上に前記導電層を形成して もよい。

【0021】(11) この半導体装置の製造方法におい 10 て、前記絶縁膜を、化学気相堆積によって形成してもよい。

【0022】(12) この半導体装置の製造方法において、前記導電層を、無電解メッキによって形成してもよい。

【0023】特に、貫通穴の中間部が大きく拡がった形状であれば、メッキ液を攪拌しやすいので好ましい。

【0024】(13)この半導体装置の製造方法において、少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無 20電解メッキを行い、前記導電材料で前記導電層を形成してもよい。

【0025】(14)この半導体装置の製造方法において、前記半導体素子は、半導体チップであってもよい。 【0026】(15)この半導体装置の製造方法において、前記半導体素子は、半導体ウエーハの一部であってもよい。

【0027】(16)本発明に係る半導体装置の製造方法は、上記方法によって製造された半導体装置を積層し、上下の半導体装置の前記導電層を電気的に接続する工程を含んでもよい。

【0028】この半導体装置の製造方法には、三次元実 装が適用される。

【0029】 (17) この半導体装置の製造方法において、前記半導体ウエーハを個片に切断する工程を含んでもよい。

【0030】(18)本発明に係る半導体装置は、上記方法により製造されたものである。

【0031】(19)本発明に係る半導体装置は、電極を有し、貫通穴が形成された半導体素子と、前記貫通穴 40の内側を含む領域に形成された導電層と、を含む。

【0032】本発明によれば、貫通穴に形成された導電層によって、半導体素子の一方の面と他方の面との電気的接続が図られる。したがって、導電層が形成されるだけであって、貫通穴に溶融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電気的接続の高い信頼性を確保できる。

【0033】(20) この半導体装置において、前記電極には、前記貫通穴と連通する穴が形成され、前記導電層は、前記電極の少なくとも一部に積層させて形成され 50

ていてもよい。

【0034】これによれば、導電層は、電極と電気的に接続して形成されている。

【0035】(21)この半導体装置において、前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成されていてもよい。

【0036】これによれば、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

【0037】(22)この半導体装置において、前記中間部は、全ての部分でほぼ同じ径で形成されてなり、前記貫通穴は、前記開口端部と前記中間部を接続するテーパ部をさらに有する形状で形成されていてもよい。

【0038】これによれば、中間部の径が全ての部分でほぼ等しいので、応力が均等にかかり、貫通穴を形成したことによる半導体素子の強度の低下を抑えることができる。

【0039】(23) この半導体装置において、前記導電層の一部によって前記接続部が設けられていてもよい

【0040】(24)この半導体装置において、前記貫 通穴の内壁面に形成された絶縁膜をさらに有し、前記絶 縁膜上に前記導電層が形成されていてもよい。

【0041】(25)この半導体装置において、前記半 導体素子は、半導体チップであってもよい。

【0042】(26)この半導体装置において、前記半 導体素子は、半導体ウエーハの一部であってもよい。

【0043】(27)本発明に係る半導体装置は、上記 半導体装置が積層され、上下の半導体装置の前記導電層 が電気的に接続されたものでもよい。

【0044】この半導体装置には、三次元実装が適用されている。

【0045】(28)本発明に係る回路基板は、半導体装置が実装されてなる。

【0046】(29) 本発明に係る電子機器は、上記半導体装置を有する。

[0047]

30

【発明の実施の形態】以下、本発明の好適な実施の形態について図面を参照して説明する。図1(A)は、本実施の形態で使用する半導体チップ10の一部を示す図である。半導体チップ10は一般的には直方体(立方体を含む)であるが、その形状は限定されず、球状であってもよい。

【0048】半導体チップ10は、図示しないトランジスタやメモリ素子などからなる集積回路が形成された表面に絶縁膜(層間膜)12を有する。絶縁膜12は、半導体チップ10の基本的な材料であるシリコンの酸化膜であることが多い。絶縁膜12上には電極(パッド)14が形成され、電極14は図示しない部分で集積回路と電気的に接続されている。電極14は、アルミニウムで形成されることが多い。電極14は、半導体チップ10

の面の少なくとも1辺(多くの場合、2辺又は4辺)に 沿って並んでいる。また、電極14は、半導体チップ1 0の面の端部に並んでいる場合と、中央部に並んでいる 場合がある。

【0049】電極14は、集積回路の製造プロセスに応 じて構成される。例えば、図1(A)に示す例では、絶 縁膜12上に、電極14の下層部が形成され、下層部の 端部に載る絶縁膜16、18が形成され、電極14の上 **層部が絶縁膜18上に至るように形成されている。ま** た、電極14の中央部をさけて端部を覆って、パッシベ 10 ーション膜20が形成されている。パッシベーション膜 20は、例えば、SiO₂、SiN、ポリイミド樹脂な どで形成することができる。

【0050】本実施の形態では、上記半導体チップ10 を使用して、以下の方法で半導体装置を製造する。

【0051】図1 (B) に示すように、半導体チップ1 0の、電極14が形成された面にレジスト22を形成す る。レジスト22を形成する方法としては、スピンコー ト法、ディッピング法、スプレーコート法等の方法を用 いることが可能である。レジスト22は電極14も覆っ て形成する。レジスト22は、後述するエッチング工程 でエッチングしない部分を覆うものである。レジスト2 2は、フォトレジスト、電子線レジスト、X線レジスト のいずれであってもよく、ポジ型又はネガ型のいずれで あってもよい。本実施の形態で使用するレジスト22 は、ポジ型のフォトレジストである。レジスト22は、 コーティング後に、他の部材に付着しないようにするた め、プリベークして溶剤を飛ばす。

【0052】図1 (C) に示すように、レジスト22を パターニングする。詳しくは、レジスト22上にマスク を配置して、エネルギーを照射する。エネルギーは、レ ジスト22の性質によって異なり、光、電子線、X線の いずれかである。本実施の形態ではレジスト22を露光 する。マスクの形状は、パターニング形状によって決ま り、レジスト22がポジ型であるかネガ型であるかによ って反転形状となる。

【0053】露光後、レジスト22を現像しポストベー クする。パターニングされたレジスト22には、電極1 4の中央部を露出させる開口部24が形成されている。

【0054】図2(A)に示すように、レジスト22の 40 開口部24によって露出した電極14の中央部をエッチ ングする。エッチングにはドライエッチングを適用する ことが好ましい。ドライエッチングは、反応性イオンエ ッチング (RIE) であってもよい。また、エッチング としてウエットエッチングを適用してもよい。こうし て、電極14の中央部(端部を除く部分)に、穴26を 形成する。穴26は、後述する貫通穴50の位置に形成 される。詳しくは、穴26は、貫通穴50の開口端部と ほぼ同じか、あるいはそれ以上の大きさで形成され、貫 通穴50と連通する。

【0055】図2(B)に示すようにレジスト22を剥 離する。そして、図2(C)に示すように、半導体チッ プ10の電極14が形成された側と、その反対側に絶縁 膜28、30を形成する。絶縁膜28は、シリコン酸化 膜や窒化膜であってもよく、化学気相堆積(CVD)に よって形成することができる。絶縁膜28は、電極14 及びパッシベーション膜20を覆う。電極14には穴2 6が形成されているので、絶縁膜28は、穴26の内部 (内壁面及び露出した絶縁膜12) も覆う。

【0056】図3(A)に示すように、半導体チップ1 0の電極14が形成された側と、その反対側に、レジス ト32、34を形成する。レジスト32、34には、上 述したレジスト22について説明した内容が該当する。 レジスト32、34のうち一方(例えばレジスト32) を (例えば半導体チップ10の電極14が形成された側 に)形成し、プリベークしてから、他方(例えばレジス ト34)を形成し、これをプリベークしてもよい。

【0057】図3(B)に示すように、レジスト32、 34をパターニングして、後述する貫通穴50の位置に 開口部36、38を形成する。開口部36は、電極14 の穴26の内側に形成する。穴26と開口部36との間 には、絶縁膜28が存在する。また、開口部36、38 は、絶縁膜28、30の一部を露出させる。レジスト3 2、34のパターニングの方法には、上述したレジスト 22について説明した内容を適用することができる。

【0058】図3(C)に示すように、絶縁膜12、1 6に、電極14の穴26の内側に穴40を形成し、絶縁 膜30に穴42を形成する。

【0059】図4(A)に示すように、レジスト32、 34を剥離する。そして、図4(B)に示すように、半 導体チップ10の穴40、42にて露出した部分をエッ チングする。このエッチングする部分は、集積回路が形 成されていない部分であり、シリコンで形成されてい る。このエッチングによって、半導体チップ10の表面 に、視覚的に認識しやすい窪み44、46を形成する。 窪み44、46の形状は、特に限定されず、テーパが付 された形状であってもよいし、表面と垂直な壁面を有し ていてもよい。エッチングは、ウェットエッチングを適 用することが簡単であるが、ドライエッチングを適用し てもよい。エッチングの種類によって、窪み44、46 の形状が決まる。

【0060】図4(C)に示すように、半導体チップ1 Oに、小孔48 (例えば直径約20μm) を形成する。 小孔48は、後述する貫通穴50よりも小さい径で、貫 通穴50の中心に形成する。小孔48の形成には、レー ザ (例えばYAGレーザやCO2レーザ) を使用するこ とができる。レーザビームは、上述した窪み44、46 で位置を認識して照射することができる。レーザビーム を、半導体チップ10の一方の面からのみ照射して小孔 48を形成してもよいし、半導体チップ10の両面から

50

(順番にあるいは同時に) レーザビームを照射してもよい。両面からレーザビームを照射すれば、半導体チップ 10に与える影響が少ない。

【0061】次に、図5(A)に示すように、半導体チップ10に貫通穴50を形成する。貫通穴50は、上述した小孔48を拡大させて形成する。例えば、ウェットエッチングを適用して、小孔48の内壁面をエッチングしてもよい。エッチング液として、例えば、沸酸と沸化アンモニウムを混合した水溶液(バッファード沸酸)を用いてもよい。

【0062】貫通穴50は、開口端部と、開口端部よりも径の大きい中間部(例えば約40~50μmの径)と、を有する形状で形成してもよい。貫通穴50の中間部の径を、できるだけ大きくすることで、後述するCVDや無電解メッキを行いやすい。中間部を、全ての部分でほぼ同じ径で形成してもよい。すなわち、貫通穴50の中間部の内壁面が、貫通穴50の中心軸を通る断面において、直線を描いてもよい。この形状は、小孔48をウェットエッチングで拡大することで得られる。この形状によれば、貫通穴50を形成することによる半導体チップ10の強度の低下を抑えることによる半導体チップ10の強度の低下を抑えることができる。貫通穴50は、開口端部と中間部とを接続するテーパ部を有していてもよい。テーパ部も、小孔48をウェットエッチングで拡大することで形成される。

【0063】次に、図5(B)に示すように、少なくとも貫通穴50の内壁面に絶縁膜52を形成する。絶縁膜52の形成には、CVDを適用してもよい。貫通穴50の中間部の径が、開口端部の径よりも大きければCVDを行いやすい。絶縁膜52は、貫通穴50の内壁面以外の領域に形成されてもよい。例えば、絶縁膜28、30上に絶縁膜52が形成されてもよい。ただし、絶縁膜52によって、貫通穴50の開口を塞がないようにする。

【0064】図5(C)に示すように、半導体チップ10の電極14が形成された側にレジスト54を形成する。レジスト54は、半導体チップ10の貫通穴50の、一方の開口を塞いで形成される。レジスト54の構成及びその形成方法には、上述したレジスト22について説明した内容を適用できる。なお、レジスト54を形成するときに、その反対側にもレジスト56が形成されてもよい。そして、レジスト54、56をプリベークす40る。

【0065】図6(A)に示すように、電極14の側に 形成されたレジスト54をパターニングして、開口部5 8を形成する。開口部58は、電極14の少なくとも一 部の上方に形成されているが、貫通穴50の上方には、 レジスト54の一部が残されたままとなっている。例え ば、開口部58は、電極14の範囲内に収まる形状の外 周と、少なくとも貫通穴50の開口端部を覆う形状の内 周と、の間にリング状で形成されている。なお、ここで いうリング状とは角リング状であっても丸リング状であ

ってもよい。開口部58は、絶縁膜52の一部を露出させる。パターニング方法については、上述したレジスト22について説明した内容を適用することができる。パターニングが終わると、レジスト54を現像し、ポストベークする。

【0066】図6(B)に示すように、パターニングされたレジスト54をマスクとして、絶縁膜52、28をエッチングして、電極14の一部を露出させる。ここで露出する電極14の一部は、電気的な接続を図る部分であるから、大きいことが好ましい。レジスト54、56は、その後、剥離する。

【0067】次に、図7(A)に示すように、半導体チップ10の両側に、レジスト60、62を形成する。電極14が形成された側に形成するレジスト60は、段差の大きい領域に形成されるため、予めフィルム状をなしたもの(ドライフィルム)であることが好ましい。

【0068】図7(B)に示すように、レジスト60、62をパターニングして、貫通穴50と連通する開口部64、66を形成する。開口部64、66は、電気的な接続部72を形成する領域に形成され、開口部64は、電極14の一部を露出させる。

【0069】図8(A)に示すように、貫通穴50から電極14の露出部分上に至るまで、無電解メッキのための触媒68を付与する。本実施の形態では触媒68はパラジウムである。触媒68の形成方法として、例えば半導体チップ10をパラジウムとスズを含む混合溶液に浸し、その後、塩酸などの酸で処理することによってパラジウムのみを設けてもよい。あるいは、半導体チップ10を塩化スズ溶液に浸すことによってスズイオン(還元剤)を吸着させ、その後、塩化パラジウム溶液に半導体チップ10を浸して、スズイオン(還元剤)によりパラジウムイオンを還元しパラジウム核(触媒)を析出させてもよい

【0070】あるいは、触媒68を、インクジェット方式によって直接的に設けてもよい。インクジェット方式によれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつインクを無駄なく経済的に設けることが可能である。インクジェットへッドは、例えばインクジェットプリンタ用に実用化されたもので、圧電素子を用いたピエゾジェットタイプ、あるいはエネルギー発生素子として電気熱変換体を用いたバブルジェットタイプ等が使用可能であり、吐出面積および吐出パターンは任意に設定することが可能である。これによって、レジストパターニング工程及びレジスト剥離工程を行うことなく、また全面に金属層を形成する場合はエッチング工程を行うことなく電気的な接続部を形成することが可能になる。

【0071】次に、図8(B)に示すようにレジスト60、62を剥離する。レジスト60、62を剥離することによって、電気的な接続部72を形成したい領域のみ

20

に触媒68を設けることができる。レジスト60、62 の剥離のときに、紫外線を照射してもよく、弱アルカリ 性の溶液に浸してレジスト60、62を剥離してもよ い。これによって容易かつ確実にレジスト60、62を 剥離することができる。

11

【0072】上述した例では、レジスト60、62をパ ターン化した後に触媒68を設け、その後にレジスト6 0、62を剥離することによって、触媒68を電気的な 接続部72の形成領域に露出させている。この例とは異 なり、触媒68を全面に設けた後に、レジスト60、6 2を電気的な接続部72の形成領域を除いてパターン化 して設けることによって、結果的に電気的な接続部72 の形成領域に触媒68を露出させてもよい。この場合 は、電気的な接続部72の形成を終えた後にレジスト6 0、62を剥離する。

【0073】次に、触媒68が露出する領域に、図9に 示すように、無電解メッキによって導電層70を形成す る。なお、触媒68は、貫通穴50の内壁面(図9に示 す例では絶縁膜52の表面)と、電極14が形成された 側及びその反対側と、に設けられている。したがって、 導電層70は、電極14が形成された側と、その反対側 と、を貫通穴50を介して連続的に形成される。また、 導電層70は、電極14上に積層される。本実施の形態 では、貫通穴50の中間部の径が、開口端部よりも大き いので、メッキ液の攪拌が良好に行える。

【0074】導電層70の材料として、Ni、Au、N i+Au、Cu、Ni+Cu、Ni+Au+Cuのいず れかを用いることができる。例えば、銅メッキ液を使用 し、触媒68であるパラジウムを核として溶液中の銅イ オンを還元し、銅(導電層70)を析出する。なお、導 電層70を形成するための導電材料として、複数の異種 の金属(例えばNi+Cu、Ni+Au+Cu)を用い てもよく、これによって複数層で導電層70を形成して もよい。

【0075】無電解メッキのために、弱アルカリ性の銅 メッキ溶液を用いてもよい。弱アルカリ性(pH9付 近)の銅メッキとして例えば、PB-570MU、PB -570A、PB-570B、PB-570C、PB-570Sを混合してなるPB-570 (メーカー名: 荏 原ユージーライト株式会社) を用いてもよい。これによ れば、銅メッキ液が弱アルカリ性であるので、例えば電 極14がアルミニウムであってもそれに与える損傷を少 なくすることができる。

【0076】あるいは、電極14の表面に図示しない導 電層を形成して電極14を保護すれば、強アルカリ性の 溶液を使用してもよい。導電層は一層であっても複数層 であってもよい。例えば、導電層を、ニッケルと金との 二層で形成してもよい。導電層をニッケルで形成する方 法として、予め、電極14上にジンケート処理を施して アルミニウム上の表面を亜鉛に置換し、その後に無電解 50

ニッケルメッキ液中に浸漬し、亜鉛とニッケルの置換反 応を経てニッケルを堆積してもよい。もしくは、アルミ ニウムを、アルミニウム上のみに選択的に吸着するパラ ジウム溶液に浸し、その後無電解ニッケルメッキ液中に 浸し、パラジウムを核としてニッケルの皮膜を析出させ てもよい。導電層をニッケルのみで形成してもよいが、 さらに無電解金メッキ液中に浸し、ニッケルの表面にさ らに金の皮膜を形成してもよい。金の皮膜を形成するこ とで導電層70との電気的接続をさらに確実にすること ができる。

【0077】上述した例は全て湿式法(めっき)を用い た導電層70の形成方法であるが、その他の形成方法と して従来行われている乾式法(スパッタなど)を用いた 方法、または乾式法と湿式法を組み合わせた方法を採用 してもよい。

【0078】さらに、電気的な接続部72を設けてもよ い。導電層70の一部を接続部72としてもよい。その 場合には、導電層70を厚く(例えば約5μm以上)形 成することが好ましい。

【0079】以上の工程により、図9に示す半導体装置 が得られる。上記工程によれば、導電層70によって、 半導体チップ10の両面間の電気的な接続を図ることが できる。半導体装置1は、複数の電極14を有し、貫通 穴50が形成された半導体チップ10と、貫通穴50の 内側を含む領域に形成された導電層70と、を含む。質 通穴50の形状は上述した通りである。電極50には、 貫通穴50と連通する穴26が形成されている。導電層 70は、電極14の少なくとも一部に積層して形成され ている。また、導電層70の一部が、電気的な接続部7 2となっている。貫通穴50の内側において、導電層7 0の下には絶縁膜52が形成されており、半導体チップ 10の内部に形成された集積回路との電気的接続を遮断 している。

【0080】上述した工程は、半導体チップ10に対し て行ったが、これを半導体ウエーハに対して行ってもよ い。例えば、図10に示すように、半導体ウエーハ80 に対して上記工程を行って、電気的な接続部82を形成 してもよい。この半導体ウエーハ80をダイシングし て、図9に示す半導体装置1を得ることができる。

【0081】また、図11に示すように、複数の半導体 装置1を積層した、三次元実装型(スタックド型)の半 導体装置を製造することもできる。図11に示す例で は、上下の半導体装置1の接続部72を、ハンダ等のロ ウ材84によって電気的に接合してある。

【0082】接着剤は、液状又はゲル状の接着剤であっ てもよいし、シート状の接着シートであってもよい。接 着剤は、エポキシ樹脂を主な材料とするものであっても よい。接着剤は、絶縁性のものであってもよい。

【0083】接着剤中には、被接続体同士の電気的な接 続性能を向上させるために、導電性物質を含んでいても

よい。 導電性物質は、例えば、ロウ材、ハンダ等の粒子で構成され、それらが接着材料中に分散している。 こうすることで、被接続体同士の接合時に、その粒子が接合のロウとして働き、接合性をさらに著しく向上することができる。

【0084】接着剤は、導電粒子が分散された異方性導電接着剤(ACA)、例えば異方性導電膜(ACF)や異方性導電ペースト(ACP)であってもよい。異方性導電接着剤は、バインダに導電粒子(フィラー)が分散されたもので、分散剤が添加される場合もある。異方性 10 導電接着剤のバインダとして、熱硬化性の接着剤が使用されることが多い。その場合には、配線パターンと電極との間に、導電粒子が介在して両者間の電気的な接続が図られる。

【0085】絶縁性の接着剤の収縮力を利用して、接続部72同士を直接的に接合するとともに、接着剤にて上下の半導体装置1を接着してもよい。この場合には、接続部72がバンプの形状で形成されていることが好ましい。

【0086】接続部72間の電気的な接続には、Au-Au、Au-Sn、ハンダなどによる金属接合を適用してもよい。例えば、熱のみ、超音波振動のみ、あるいは超音波振動及び熱などを印加して両者を接合する。接合されると、振動や熱によって接続部72を構成する材料が拡散して金属接合が形成される。

【0087】また、最も下(又は最も上)に位置する半 導体装置1の接続部72には、外部端子86が設けられ る。外部端子86はハンダや金属などで形成することが できるが、導電性の部材で形成すればよい。本実施の形 態では、外部端子86は、ハンダボールである。

【0088】また、ハンダボールは必ずしも必要ではなく、半導体装置を基板上に実装して、半導体モジュールを構成してもよい。さらに、ハンダボールを形成せず、マザーボード実装時にマザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で電気的接続部を形成してもよい。

【0089】また、上述した工程を行った図10に示す 複数の半導体ウエーハ80を積層して、各接続部82を 電気的に接合し、その後、ダイシングを行って図11に 示す半導体装置を製造してもよい。

【0090】図12には、本実施の形態に係る半導体装置1を実装した回路基板1000が示されている。回路基板1000には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置1の接続部72とを機械的に接続することでそれらの電気的導通を図る。

【 O O 9 1 】 そして、本発明を適用した半導体装置 1 を 有する電子機器として、図 1 3 にはノート型パーソナル 50 コンピュータ2000、図14には携帯電話3000が 示されている。

【0092】なお、上述した実施の形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。

【図面の簡単な説明】

【図1】図1 (A) ~図1 (C) は、本発明を適用した 実施の形態に係る半導体装置の製造方法を示す図である。

【図2】図2(A)~図2(C)は、本発明を適用した 実施の形態に係る半導体装置の製造方法を示す図であ る。

【図3】図3(A)〜図3(C)は、本発明を適用した 実施の形態に係る半導体装置の製造方法を示す図であ る。

【図4】図4(A)~図4(C)は、本発明を適用した 実施の形態に係る半導体装置の製造方法を示す図であ る。

【図5】図5 (A) ~図5 (C) は、本発明を適用した 実施の形態に係る半導体装置の製造方法を示す図である。

【図6】図6 (A) 〜図6 (B) は、本発明を適用した 実施の形態に係る半導体装置の製造方法を示す図であ る。

【図7】図7 (A) ~図7 (B) は、本発明を適用した 実施の形態に係る半導体装置の製造方法を示す図であ 30 る。

【図8】図8(A)~図8(B)は、本発明を適用した 実施の形態に係る半導体装置の製造方法を示す図であ る。

【図9】図9は、本発明を適用した実施の形態に係る半導体装置を示す図である。

【図10】図10は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。

【図11】図11は、本発明を適用した実施の形態に係る他の半導体装置を示す図である。

40 【図12】図12は、本実施の形態に係る半導体装置が 実装された回路基板を示す図である。

【図13】図13は、本実施の形態に係る半導体装置を 有する電子機器を示す図である。

【図14】図14は、本実施の形態に係る半導体装置を 有する電子機器を示す図である。

【符号の説明】

10 半導体チップ

14 電極


26 穴


50 44 窪み


(9)

16


特開2001-203316







[図14]



フロントページの続き

(72)発明者 橋元 伸晃

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

(72) 発明者 梅津 一成

長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72) 発明者 伊東 春樹

長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内

(72)発明者 花岡 輝直

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】 平成17年2月24日(2005.2.24)

【公開番号】特開2001-203316(P2001-203316A)

【公開日】 平成13年7月27日(2001.7.27)

【出願番号】特願2000-12670(P2000-12670)

【国際特許分類第7版】

HO1L 25/065

HO1L 25/07

HO1L 25/18

[FI]

H O 1 L 25/08

B

【手続補正書】

【提出日】平成16年3月16日(2004.3.16)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電極を有する半導体素子に貫通穴を形成する第1工程と、

前記貫通穴の内側を含む領域に導電層を形成する第2工程と、

を含む半導体装置の製造方法であって、

前記電極に、前記貫通穴と連通する穴を形成し、

前記導電層を、前記電極の少なくとも一部に積層し、

前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成する半導体装置の製造方法。

【請求項2】

請求項1記載の半導体装置の製造方法において、

前記第1工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決め して前記小孔を形成する半導体装置の製造方法。

【請求項3】

請求項2記載の半導体装置の製造方法において、

前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させる 半導体装置の製造方法。

【請求項4】

請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、

電気的な接続部を形成する工程を含む半導体装置の製造方法。

【請求項5】

請求項4記載の半導体装置の製造方法において、

前記接続部を、第2工程で前記導電層の一部として形成する半導体装置の製造方法。

【請求項6】

請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、

前記第1工程後であって、前記第2工程前に、前記貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、

前記第2工程で、前記絶縁膜上に前記導電層を形成する半導体装置の製造方法。

【請求項7】

請求項6記載の半導体装置の製造方法において、

前記絶縁膜を、化学気相堆積によって形成する半導体装置の製造方法。

【請求項8】

請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、

前記導電層を、無電解メッキによって形成する半導体装置の製造方法。

【請求項9】

請求項8記載の半導体装置の製造方法において、

少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解メッキを行い、前記導電材料で前記導電層を形成する半導体装置の製造方法。

【請求項10】

請求項1から請求項9のいずれかに記載の方法により製造された半導体装置。

【請求項11】

電極を有し、貫通穴が形成された半導体素子と、

前記貫通穴の内側を含む領域に形成された導電層と、

を含む半導体装置であって、

前記電極には、前記貫通穴と連通する穴が形成され、

前記導電層は、前記電極の少なくとも一部に積層させて形成され、

前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成されてなる半導体装置。

【請求項12】

請求項11に記載の半導体装置において、

前記導電層の一部によって前記接続部が設けられてなる半導体装置。

【請求項13】

請求項11または請求項12のいずれかに記載の半導体装置において、

前記貫通穴の内壁面に形成された絶縁膜をさらに有し、前記絶縁膜上に前記導電層が形成されてなる半導体装置。

【請求項14】

請求項11から請求項13のいずれかに記載の半導体装置において、

前記半導体素子は、半導体チップである半導体装置。

【請求項15】

請求項11から請求項13のいずれかに記載の半導体装置において、

前記半導体素子は、半導体ウエーハの一部である半導体装置。

【請求項16】

請求項11から請求項15のいずれかに記載の半導体装置が積層され、上下の半導体装置の前記導電層が電気的に接続されてなる半導体装置。

【請求項17】

請求項11から請求項16のいずれかに記載の半導体装置が実装された回路基板。

【請求項18】

請求項11から請求項16のいずれかに記載の半導体装置を有する電子機器。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 4

【補正方法】変更

【補正の内容】

[0004]

【課題を解決するための手段】

(1) 本発明に係る半導体装置の製造方法は、電極を有する半導体素子に貫通穴を形成する第1工程と、

前記貫通穴の内側を含む領域に導電層を形成する第2工程と、

を含む半導体装置の製造方法であって、

前記電極に、前記貫通穴と連通する穴を形成し、

前記導電層を、前記電極の少なくとも一部に積層し、

前記貫通穴を、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 5

【補正方法】変更

【補正の内容】

[0005]

本発明によれば、貫通穴に導電層を形成することで、半導体素子の一方の面と他方の面との電気的接続を図るようになっている。したがって、導電層を形成するだけであって、貫通穴に溶融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電気的接続の高い信頼性を確保できる。<u>また、導電層を、電極と電気的に接続して形成することができ、貫通穴の中間部が大径となっているので、導電層を形成し</u>やすい。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】削除

【補正の内容】

【手続補正5】

【補正対象醬類名】明細醬

【補正対象項目名】 0 0 0 7

【補正方法】削除

【補正の内容】

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】〇〇〇8

【補正方法】削除

【補正の内容】

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 9

【補正方法】削除

【補正の内容】

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】削除

【補正の内容】

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 1

【補正方法】削除 【補正の内容】

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 2

【補正方法】削除

【補正の内容】

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 3

【補正方法】削除

【補正の内容】

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 4

【補正方法】変更

【補正の内容】

[0014]

(2) この半導体装置の製造方法において、

前記第1工程で、前記貫通穴を形成する位置に窪みを形成し、前記窪みによって位置決め して前記小孔を形成してもよい。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 6

【補正方法】変更

【補正の内容】

[0016]

(3)この半導体装置の製造方法において、

前記小孔をレーザービームで形成し、ウェットエッチングによって前記小孔を拡大させて もよい。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 8

【補正方法】変更

【補正の内容】

[0018]

(4) この半導体装置の製造方法において、

電気的な接続部を形成する工程を含んでもよい。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 9

【補正方法】変更

【補正の内容】

[0019]

(5)この半導体装置の製造方法において、

前記接続部を、第2工程で前記導電層の一部として形成してもよい。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】〇〇2〇

【補正方法】変更

【補正の内容】

[0020]

(6) この半導体装置の製造方法において、

前記第1工程後であって、前記第2工程前に、前記貫通穴の内壁面に絶縁膜を形成する工程をさらに含み、

前記第2工程で、前記絶縁膜上に前記導電層を形成してもよい。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 1

【補正方法】変更

【補正の内容】

[0021]

(7)この半導体装置の製造方法において、

前記絶縁膜を、化学気相堆積によって形成してもよい。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 2

【補正方法】変更

【補正の内容】

[0022]

(8) この半導体装置の製造方法において、

前記導電層を、無電解メッキによって形成してもよい。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 4

【補正方法】変更

【補正の内容】

[0024]

(9) この半導体装置の製造方法において、

少なくとも前記導電層の形成領域で触媒を露出させて設け、前記触媒の露出領域に導電材料を析出させる無電解メッキを行い、前記導電材料で前記導電層を形成してもよい。

【手続補正20】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 5

【補正方法】削除

【補正の内容】

【手続補正21】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 6

【補正方法】削除

【補正の内容】

【手続補正22】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 7

【補正方法】削除

【補正の内容】

【手続補正23】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 8

【補正方法】削除

【補正の内容】

【手続補正24】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 9

【補正方法】削除

【補正の内容】

【手続補正25】

【補正対象書類名】明細書

【補正対象項目名】〇〇3〇

【補正方法】変更

【補正の内容】

[0030]

(10) 本発明に係る半導体装置は、上記方法により製造されたものである。

【手続補正26】

【補正対象書類名】明細書

【補正対象項目名】〇〇31

【補正方法】変更

【補正の内容】

[0031]

(<u>11</u>) 本発明に係る半導体装置は、電極を有し、貫通穴が形成された半導体素子と、前記貫通穴の内側を含む領域に形成された導電層と、

を含む半導体装置であって、

前記電極には、前記貫通穴と連通する穴が形成され、

前記導電層は、前記電極の少なくとも一部に積層させて形成され、

前記貫通穴は、開口端部と、前記開口端部よりも径の大きい中間部と、を有する形状で形成されてなる。

【手続補正27】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 2

【補正方法】変更

【補正の内容】

[0032]

本発明によれば、貫通穴に形成された導電層によって、半導体素子の一方の面と他方の面との電気的接続が図られる。したがって、導電層が形成されるだけであって、貫通穴に溶融材料を充填するのではないため、ボイドが形成されてしまうという問題が生じることがなく、電気的接続の高い信頼性を確保できる。<u>また、導電層は、電極と電気的に接続して</u>形成されており、貫通穴の中間部が大径となっているので、導電層を形成しやすい。

【手続補正28】

【補正対象醬類名】明細醬

【補正対象項目名】 0 0 3 3

【補正方法】削除

【補正の内容】

```
【補正対象書類名】明細書
【補正対象項目名】 0 0 3 4
【補正方法】削除
【補正の内容】
【手続補正30】
【補正対象書類名】明細書
【補正対象項目名】 0 0 3 5
【補正方法】削除
【補正の内容】
【手続補正31】
【補正対象書類名】明細書
【補正対象項目名】 0 0 3 6
【補正方法】削除
【補正の内容】
【手続補正32】
【補正対象書類名】明細書
【補正対象項目名】〇〇37
【補正方法】削除
【補正の内容】
【手続補正33】
【補正対象書類名】明細書
【補正対象項目名】 0 0 3 8
【補正方法】削除
【補正の内容】
【手続補正34】
【補正対象書類名】明細書
【補正対象項目名】 0 0 3 9
【補正方法】変更
【補正の内容】
[0039]
(12) この半導体装置において、
前記導電層の一部によって前記接続部が設けられていてもよい。
【手続補正35】
【補正対象書類名】明細書
【補正対象項目名】 0 0 4 0
【補正方法】変更
【補正の内容】
[0040]
```

前記貫通穴の内壁面に形成された絶縁膜をさらに有し、前記絶縁膜上に前記導電層が形成されていてもよい。

【手続補正36】

【手続補正29】

【補正対象書類名】明細書

(13)この半導体装置において、

(8) JP 2001-203316 A5 2005.2.24 【補正対象項目名】 0 0 4 1 【補正方法】変更 【補正の内容】 [0041](14) この半導体装置において、 前記半導体素子は、半導体チップであってもよい。 【手続補正37】 【補正対象書類名】明細書 【補正対象項目名】 0 0 4 2 【補正方法】変更 【補正の内容】 [0042](15) この半導体装置において、 前記半導体素子は、半導体ウエーハの一部であってもよい。 【手続補正38】 【補正対象書類名】明細書 【補正対象項目名】 0 0 4 3 【補正方法】変更 【補正の内容】 [0043] (16) 本発明に係る半導体装置は、上記半導体装置が積層され、上下の半導体装置の前 記導電層が電気的に接続されたものでもよい。 【手続補正39】 【補正対象書類名】明細書 【補正対象項目名】 0 0 4 5 【補正方法】変更 【補正の内容】 [0045] (17) 本発明に係る回路基板は、半導体装置が実装されてなる。 【手続補正40】 【補正対象書類名】明細書

【補正対象項目名】 0 0 4 6

【補正方法】変更

【補正の内容】

[0046]

(18) 本発明に係る電子機器は、上記半導体装置を有する。